PAT-NO:

JP406097225A

DOCUMENT-IDENTIFIER: JP 06097225 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

April 8, 1994

INVENTOR - INFORMATION:

NAME

YAMAJI, YASUHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP04243742

APPL-DATE:

September 11, 1992

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 257/690

### ABSTRACT:

PURPOSE: To enable terminal electrodes to be arranged using multiple

surfaces of a chip for making the easy packaging of the title semiconductor

device as well as the multiplication of the terminals feasible by a

wherein the terminal electrodes are to be led out on the surfaces of the chip

through the intermediary of the wiring layers provided inside an insulating film.

CONSTITUTION: Outer electrode pads 6<SB>1</SB>-6<SB>n</SB> formed on the

outside surface of a film 3 are connected to one ends of in-film 3 wirings

5<SB>1</SB>-5<SB>n</SB> whose the other ends are connected to connecting

electrode pads 7<SB>1</SB>-7<SB>n</SB> which are electrically
connected to chip

electrode pads 2<SB>1</SB>-2<SB>n</SB>. Thus, the other electrode pads

6<SB>1</SB>-6<SB>n</SB> can be electrically connected to the <a href="chip">chip</a> electrode

pads 2<SB>1</SB>-2<SB>n</SB> through the intermediary of the in-film
3 wirings

5 < SB > 1 < /SB > -5 < SB > n < /SB > . Accordingly, the <u>outer electrode pads</u> 6 < SB > 1 < /SB > -6 < SB > n < /SB > can be arranged using the multiple surfaces of the <u>chip</u>

1 while making the the pitch of the <u>outer electrode pads</u>
6<SB>1</SB>-6<SB>n</SB> larger than that of the <u>chip electrode pads</u> 2
furthermore making the easy <u>packaging</u> of the title <u>semiconductor</u>
device as well

as the multiplication of the terminals feasible.

COPYRIGHT: (C) 1994, JPO&Japio

# (19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-97225

(43)公開日 平成6年(1994)4月8日

(51)Int.CL<sup>5</sup>

識別記号 庁内整理番号 FΙ

技術表示督所

H01L 21/60

3 1 1 S 6918-4M

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号

特願平4-243742

(22)出願日

平成 4年(1992) 9月11日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 山地 泰弘

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝給合研究所内


(74)代理人 弁理士 鈴江 武彦

## (54) 【発明の名称 】 半導体装置

# (57)【要約】

【目的】 この発明は、実装が容易となる構造を持ち、 かつ更なる多端子化をも推進できる半導体装置を提供し ようとするものである。

【構成】 半導体チップ1の一つの表面上に設けられ、 このチップ1内に設けられた半導体素子に接続されるチ ップ電極2と、チップ1の周囲を囲む絶縁性フィルム3 と、この絶縁性フィルム3内に設けられ、チップ電極2 に電気的に接続される配線層5と、チップ1の複数の表 面上方に対応して絶縁性フィルム3の表面上に設けら れ、配線層5に電気的に接続されてチップ1の外部端子 として機能する端子電極6とを具備する。このような装 置であると、端子電極6が、絶縁性フィルム3内に設け られた配線層5を介してチップ1の複数の表面上方に導 出される。従って、端子電極6を、チップ1の複数の面 を利用して配置でき、チップ電極2のピッチよりも、端 子電極6のピッチを大きくでき、装置の実装が容易とな る。端子電極6のピッチを大きくできるので、更なる多 端子化を推進できる。



#### 【特許請求の範囲】

【請求項1】 半導体チップと、

前記チップの一つの表面上に設けられ、このチップ内に 形成された半導体素子に接続されるチップ電極と、

前記チップの周囲を包む絶縁性フィルムと、

前記絶縁性フィルム内に形成され、前記チップ電極に電 気的に接続されるフィルム内配線層と、

前記チップの複数の表面上方に対応して前記絶縁性フィ ルムの表面上に配置され、前記フィルム内配線層に電気 的に接続されて前記チップの外部端子として機能する外 10 部電極とを具備することを特徴とする半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置に係わ り、特に多端子の半導体装置に関する。

[0002]

【従来の技術】現在、半導体装置の高機能化に伴い、装 置の多端子化が進んでいる。現在、最も多端子化を実現 できる装置としては、フリップ・チップ接続法を用いた 装置がある。

【0003】図8は、フリップ・チップ接続法を用いた 装置の概要を示す断面図である。

【0004】図8に示すように、半導体チップ100の 表面上には、チップ100内に設けられた図示せぬ半導 体素子に接続されるバンプ電極101…101が形成さ れている。そして、バンプ電板101…101を、実装 基板102上に設けられた配線103…103に、半田 付け等により接続する。

#### [0005]

法を用いた装置はかなりの多端子化を可能にするが、実 装基板102上の配線パターンのピッチPu を、チップ 101上の電極パターンのピッチPE と同様に、狭ピッ チにすることが要求される。また、ピッチPu、ピッチ Ps がともに狭ピッチとなってくると、それらの実装 (接続)に際し、高度な技術が必要となる。

【0006】この発明は、上記の問題に鑑みて為された もので、その目的は、実装が容易となる構造を持ち、か つ更なる多端子化をも推進できる半導体装置を提供する ことにある。

## [0007]

【課題を解決するための手段】この発明に係わる半導体 装置は、半導体チップの一つの表面上に設けられ、この チップ内に設けられた半導体素子に接続されるチップ電 極と、前記チップの周囲を囲む絶縁性フィルムと、この 絶縁性フィルム内に設けられ、前記チップ電極に電気的 に接続される配線層と、前記チップの複数の表面上方に 対応して前記絶縁性フィルムの表面上に設けられ、前記 配線層に接続されて前記チップの外部端子として機能す る端子電極と、を具備することを特徴としている。

[0008]

【作用】上記のような半導体装置によれば、端子電極 が、絶縁性フィルム内に設けられた配線層を介してチッ プの複数の表面上方に導出されるので、端子電極を、チ ップの複数の面を利用して配置することができる。従っ て、チップ電極のピッチよりも、端子電極のピッチを大 きくすることが可能となり、実装の容易化を達成でき る。また、端子電極ビッチを大きくできるので、更なる 多端子化を推進できる構造となる。

2

[0009]

【実施例】以下、図面を参照してこの発明を実施例によ り説明する。この説明において、全図に渡り同一の部分 には同一の参照符号を付し、重複する説明は避けること にする。

【0010】図1はこの発明の第1の実施例に係わる半 導体装置を示す図で、(a)は半導体装置の断面図、

(b) は実装基板上に実装した時の断面図である。

【0011】図1 (a) に示すように、半導体チップ1 の一つの表面上には、チップ1内に形成された図示せぬ 20 半導体素子に接続されるチップ電極パッド21~2.が 形成されている。 チップ 1は、 ポリイミド製のフレキシ ブルなテープ・キャリア・フィルム3により包まれてい る。フィルム3は、接着用樹脂(例えばエポキシ系樹脂 接着剤)、あるいは粘着テープ等の絶縁性の接着部材4 により、チップ1の表面に固着される。フィルム3内に はフィルム内配線51~5。が形成されている。フィル ム3の外側表面上には外部電極パッド61~6。が形成 されている。外部電極パッド61~6』はおのおの、フ ィルム内配線51~5。の一端に接続されている。フィ 【発明が解決しようとする課題】フリップ・チップ接続 30 ルム内配線 51~5』の他端は、フィルム3の内側表面 上に形成された接続電極パッド71~7』に接続されて いる。接続電極パッド71~7nはおのおの、チップ電 極パッド21~20に電気的に接続される。これによ り、外部電極パッド61~6。は、フィルム内配線51 ~5。を介してチップ電極パッド21~2。に電気的に 接続されるようになる。外部電極パッド61~6nのう ち、パッド61、62、65、6nは、フィルム3内に スルーホール8…8を形成し、このスルーホール8…8 内にフィルム内配線51、52、55、50を形成する ことにより、チップ1の下面上方に導出される。また、 パッド63、64は、フィルム3を多層構造とし、これ らの層間にフィルム内配線53、54を形成することに より、チップ1の上面上方に導出される。このように、 外部電極パッド61~6。がチップ1の上面および下面 それぞれの上方に対応して配置された装置を、実装基板 10の基板配線 111~11。に接続する時には、図1 (b) に示すように、例えばフリップ・チップ接続法と テープ・キャリア接続法の2種の接続法を同時に用い る。即ち、チップ1の下面上方に配置された外部電極バ 50 ッド61 、62 、65 、6n はそれぞれ、フリップ・チ

ップ接続法を用いて基板配線111 、112 、115 、 11。に接続し、チップ1の上面上方に配置された外部 電極パッド63、64 はそれぞれ、テープ・キャリア接 続法を用いて基板配線113 、114 に接続する。図1 (b) において、参照符号121、122 を付して示さ れるリードはTABリードである。また参照符号13は キャリア・テープを示している。このような実装を達成 するために、予め、パッド61、62、65、6nをフ リップ・チップ接続用の電極構造とし、パッド63、6 4をTAB接続用の電極構造としておく。また、テープ ・キャリア接続法の代わりに、ワイヤ接続法を利用する ことも可能である。この場合には、パッド63、64は ワイヤ接続用の電極構造とされる。また、この発明に係 わる装置はかなりの多端子化を実現できるため、実装基 板10には、高密度で基板配線を配置することが可能な 多層構造のものを用いることが望ましい。図1 (b) に おいては、実装基板10内に形成される実装基板内配線 141~141を3層構造とした実装基板10が示され ている。

【0012】次に、図1に示される装置の製造方法につ 20 いて説明する。

【0013】図2はこの発明の第1の実施例に係わる半 導体装置の製造方法を示す図で、(a)~(c)はそれ ぞれ、図1に示す装置を主要な工程毎に示した断面図、

(d)は(c)の工程における装置を概略的に示した斜 視図である。

【0014】まず、図2(a)に示すように、例えば半 田付法等を用いて、バンプ電極構造とされているチップ 電極パッド21~2nを、接続電極パッド71~7nに 電気的に接続する。この接続は、テープ・キャリア・フ 30 ィルム3を平坦な状態のまま行う。

【0015】次に、図2 (b)~(d)に示すように、 フィルム3を、チップ1の側面に沿って折り曲げてい く、この時、フィルム3のチップ1側の表面には接着部 材4が塗布されているので、フィルム3を折り曲げるこ とによって、チップ1とフィルム3とが互いに固着され る。 尚、接着部材4はフィルム3ではなく、チップ1の 表面に塗布されても良い。最後に、フィルム3をチップ 1の上面に沿って折り曲げて、フィルム3をチップ1の 上面に固着させることにより、図1に示すような装置が 40 性、および耐湿性等を、さらに向上させることができ 完成する。

【0016】次に、図1、図2に示されるテープ・キャ リア・フィルム3の製造方法について説明する。

【0017】図3はフィルム・キャリア・テープの製造 方法を示す図で、(a)~(e)はそれそれ、テープ・ キャリア・フィルム3を製造工程毎に示した斜視図、

(f)は(e)の工程におけるバンプ電極を機略的に示 した断面図である。

【0018】まず、図3 (a.) に示すように、ポリイミ ド等の絶縁フィルム (テープ) 状の部材20を準備す

る。次いで、フィルム状部材20の表面および裏面それ ぞれにエポキシ系の樹脂接着剤を塗布する。

【0019】次に、図3 (b) に示すように、銅箔21 1、212をそれぞれ、フィルム状部材20の表面およ び裏面に接着する。

【0020】次に、図3 (c)に示すように、銅箔21 1 をエッチングによりパターニングしてフィルム内配線 51~5 となるパターン22を形成する。また、裏面 においては銅箔212 をエッチングによりパターニング 10 することにより、パッド61~6 となるパターンを形 成する。

【0021】次に、図3 (d) に示すように、第2のフ ィルム状部材23を、フィルム状部材20に接着する。 【0022】次に、図3 (e)に示すように、スルーホ ール等を形成した後、チップへの接続電極パッド71~ 7。となるバンプ電極24を形成する。 図3 (f) はバ ンプ電極24の断面図であり、図3(f)に示すよう に、バンプ電極24は、フィルム状部材23上に形成さ れた銅箔パターン26と、この銅箔パターン26上に形 成された金属メッキ部25とで成る。金属メッキ部25 は、例えば半田、金等の材料を使って形成される。

【0023】以上のような製法により、テープ・キャリ ア・フィルム3は作製される。

【0024】図4は、この発明の第2の実施例に係わる 半導体装置の断面図である。

【0025】図4に示すように、外部電極パッド61~ 6。は、チップ1の側面上方に配置されている。

【0026】このように外部電極パッド61~6nをチ ップ1の側面上方に配することによって、半導体装置を 実装基板上へ直立して実装することが可能となり、装置 の実装密度を向上させることができる。

【0027】図5は、この発明の第3の実施例に係わる 半導体装置の断面図である。

【0028】図5に示すように、実装基板10上に実装 された半導体装置の表面全体(または一部でも良い)に は、封止用の樹脂30が塗布されている。

【0029】このように半導体装置の表面全体、または その一部上を封止用の樹脂30を用いて被覆することに よって、実装後における半導体装置の電気的接続の信頼

【0030】図6は、この発明の第4の実施例に係わる 半導体装置を示す図で、(a)は平面図、(b)は (a) 図中のb-b線に沿う断面図である。

【0031】図6 (a)~(b)に示すように、テープ ・キャリア・フィルム3には複数のチップ11~14 が 包まれている。外部電極パッド61~60は、チップ1 1~14 に電気的に接続され、マルチチップ・モジュー ルが構成されている。

【0032】このように複数のチップ11~14をフィ

ルム3で包み込むことによって、マルチチップ型の半導 体装置を構成することも可能であり、実装密度の向上、 半導体装置の高機能化等を達成することができる。

【0033】図7は、この発明の第5の実施例に係わる半導体装置の断面図である。

【0034】図7に示すように、第1のフィルム3aに 包まれた第1のチップ1a、第2のフィルム3bに包ま れた第2のチップ1b、…、第4のフィルム3dに包ま れた第4のチップ1dが順次、実装基板10上に積み重 ねられている。第1のチップ1aの下方に設けられた外 10 ない。 部電極パッド6 a1 、6 a2 、6 a5 、および6n はそ れぞれ、基板配線 1 1 a1 、 1 1 a2 、 1 1 a5 、 およ び11mに電気的に接続されている。第1のチップ1a の上方に設けられた外部電極バッド6 a3 、6 a4 はそ れぞれ、第2のチップ1bの下方に設けられた外部電極 パッド6b3、6b4 に電気的に接続され、第2のチッ プ1 bの上方に設けられた外部電極パッド6 b1 、6 b 2 はそれぞれ、第3のチップ1 cの下方に設けられた外 部電極パッド6c3、6c4 に電気的に接続され、…、 第4のチップ1 dの下方に設けられた外部電極パッド6 20 da 、6 d4 に電気的に接続されている。第4のチップ の上方に設けられた外部電極パッド6 d1、6 d2 は、 TABリード121、122を介して基板配線113、 1 14 に接続されている。

【0035】このように複数のチップ1a~1dを順次、実装基板10上に積み重ねることによって、マルチチップ型の半導体装置を構成することも可能である。また、この第5の実施例において、最上層のチップ1d 面図。
を、基板配線11に電気的に接続することは必ずしも必要でない。この場合には、例えば最下層のチップ1aを 30 装置の断面図。
基板配線11に電気的に接続することによって、チップ 1a~1d各々と基板配線11との電気的な接続を実現 装置の断面図。 【図5】図5に 数元の計算的。

【0036】上記実施例に係わる半導体装置よれば、半 導体チップの一つの面に限定されていた電極 (パッド) を、フィルム内配線を用いて半導体チップの複数の面に 再配列している。このため、図1に示すように半導体チップの電極ビッチPŒよりも、外部電極ビッチPŒを大 きくすることが可能となり、実装の容易化を達成でき る。また、外部電極ビッチP哑を大きくできることか ら、更なる半導体装置の多端子化を推進できる。

【0037】また、フリップ・チップ接続法やTAB接続法を用いた従来の半導体装置では、ベア・チップ実装であった点が、上記実施例ではチップがフィルム3により被覆されることから、耐湿性等が向上する、という利点も得ることができる。

【0038】以上、この発明を実施例により説明したが、この発明は上記実施例に限られるものではなく、種

々の変形が可能である。

【0039】例えば上記実施例では、フィルム3を半導体チップの2辺から折りたたむ形式をとっていたが、1辺、3辺、あるいは4辺から折りたたむ形式をとっても良い。

6

【0040】また、フィルム3についても、上記実施例で説明した製法によって作製されたフィルム3に限られて用いられる訳ではなく、様々な製造方法によって作製されフィルム3を用いることができることは言うまでもない

#### [0041]

【発明の効果】以上説明したように、この発明によれば、実装が容易となる構造を持ち、かつ更なる多端子化をも推進できる半導体装置を提供できる。

#### 【図面の簡単な説明】

【図1】図1はこの発明の第1の実施例に係わる半導体 装置を示す図で、(a)は半導体装置の断面図、(b) は実装基板上に実装した時の断面図。

【図2】図2はこの発明の第1の実施例に係わる半導体 装置の製造方法を示す図で、(a)~(c)はそれぞ れ、図1に示す装置を主要な工程毎に示した断面図、 (d)は(c)の工程における装置を機略的に示した斜 視図。

【図3】図3はフィルム・キャリア・テープの製造方法を示す図で、(a)~(e)はそれぞれ、テープ・キャリア・フィルム3を製造工程毎に示した斜視図、(f)は(e)の工程におけるバンプ電極を機略的に示した断面図。

【図4】図4はこの発明の第2の実施例に係わる半導体 装置の断面図。

【図5】図5はこの発明の第3の実施例に係わる半導体 装置の断面図。

【図6】図6はこの発明の第4の実施例に係わる半導体 装置を示す図で、(a)は平面図、(b)は(a)図中 のb-b線に沿う断面図。

【図7】図7はこの発明の第5の実施例に係わる半導体 装置の断面図。

【図8】図8は従来の半導体装置の断面図。

#### 【符号の説明】

40 1, 11~14, 1 a~1 d…半導体チップ、21~2 n …チップ電極パッド、3, 3 a~3 d…テープ・キャ リア・フィルム、4…接着部材、51~5。…チップ内 配線、61~6。…外部電極パッド、71~7。…接続 電極パッド、8…スルーホール、10…実装基板、11 1~11。…基板配線、121、122…TABリー ド、13…フィルム・キャリア、141~14。…実装 基板内配線。

